BiSS è un'interfaccia digitale open source per sensori e attuatori. BiSS è compatibile hardware per lo standard industriale SSI (Serial Synchronous Interface) ma offre funzionalità e opzioni aggiuntive come la comunicazione bidirezionale dei dati (seriale sincrona, comunicazione dati continua) e due linee unidirezionali di clock e dati (ciclici ad alta velocità (fino a 10 MHz) , compensazione del ritardo di linea per il trasferimento di dati ad alta velocità, richiedere tempi di elaborazione per la generazione di dati nello slave, sicurezza (CRC, errori, avvisi) e capacità di bus per più slave e dispositivi in una catena.

Il vantaggio dei protocolli open source è che la selezione dei componenti non è imposta, in questo modo il cliente finale può scegliere i prodotti corretti relativi all'applicazione, aumentando l'efficienza in termini di costi.
Ulteriore vantaggio per il cliente finale è la compatibilità tra diversi produttori.

Tipica connessione di encoder BiSS

Nella configurazione punto-punto, solo un dispositivo con uno o più slave (sensori) è collegato al master. Il master trasmette il segnale di clock allo / agli slave tramite la linea MA. La linea SL trasporta i dati del sensore direttamente dal primo slave al master. Nella configurazione punto-punto l'ingresso SLI di "Last Slave" è collegato a "0".

Nella configurazione multipla, tutti i dispositivi, che possono includere anche più slave, sono collegati in una catena. Ogni slave ha quindi due terminali (SLO e SLI) con driver forniti per segnali differenziali ad alta velocità, se applicabili. La linea MA fornisce contemporaneamente il segnale di clock dal master a tutti gli slave e le linee SLO e SLI collegano il master e tutti gli slave in una catena.

Connessione BiSS di più prodotti e trama BiSS

Il frame BiSS (frame di trasmissione) viene avviato dal master con il clock MA, sincronizzato e terminato. Qui il primo fronte di salita in MA viene utilizzato per la sincronizzazione di tutti gli slave ed abilita la scansione isocrona dei dati del sensore e dell'uscita isocrona dei dati dell'attuatore. Con il 2° fronte di salita di MA, tutti gli slave impostano la loro linea SLO su "0" e generano il loro segnale "Ack" (Acknowledge); rimane attivo (SLO = "0") fino a quando il bit di start arriva all'ingresso SLI del rispettivo slave. Il bit di start viene quindi trasmesso in modo sincrono con il clock MA di ogni slave ritardato di un impulso di clock, mentre il bit CDS viene trasmesso dallo slave o impostato in base alle regole del frame di controllo. A partire dal 2° bit dopo il bit di start e fino al bit di stop del frame BiSS, segue l'intervallo di dati, che trasmette i dati del sensore dagli slave al master e i dati dell'attuatore dal master agli slave. Il frame BiSS termina con il timeout BiSS. In questo momento nessun altro impulso di clock viene inviato ad MA dal master. Lo stato inverso della linea MA durante il timeout BiSS è lo stato del bit CDM (Control Data Master). Alla fine della trasmissione dei dati, il master imposta l'uscita MO allo stato di riposo "1". Gli slave quindi passano questo "1" ricevuto da SLI al loro SLO di uscita non appena hanno rilevato la scadenza del timeout. Ciò garantisce che il timeout BiSS sulla linea SL sia segnalato al master solo quando tutti gli slave collegati hanno rilevato il timeout.
Alla scadenza del timeout BiSS, tutti gli slave tornano allo stato di riposo; tutte le linee sono impostate sul livello di segnale alto ("1") nel processo.

Ulteriori informazioni possono essere trovate sul sito del consorzio BiSS.

Encoder Eltra BiSS